# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-256138

(43)Date of publication of application: 01.10.1996

(51)Int.CI.

H04L 7/033 H03L 7/06 H04L 7/00 H04L 25/40

(21)Application number: 07-058687

(71)Applicant: SHARP CORP

(22)Date of filing:

17.03.1995


(72)Inventor: YAMAUCHI MASAHIRO

### (54) CLOCK EXTRACTION CIRCUIT

### (57)Abstract:

PURPOSE: To quickly and stably output a clock that is synchonous with the received data in a data transmission mode of a subordinate synchronous system.

CONSTITUTION: A phase comparator 12 compares the received data Ri (Rn, Rn-1...R1) with the clocks Ti (Tn, Tn-1...T1) which are outputted from a phase control part 15 for every clock and outputs the phase differences d1 (dn, dn-1...d1) set between the data Ri and clocks Ti. These phase differences are held at a phase difference holding part 13. A phase difference management part 14 outputs a phase control signal based on the differences di, and the control part 15 controls the phases of clocks Ti based on the phase control signal. The part 14 performs an operation by means of the phase differences di equivalent to optional N pieces of clocks and uses this arithmetic condition as a phase control signal to control the phases of output clocks Ti.



## **LEGAL STATUS**

[Date of request for examination]

18.12.1998

[Date of sending the examiner's decision of

30.01.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]



[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

# 特開平8-256138

(43)公開日 平成8年(1996)10月1日

(51) Int.Cl. <sup>6</sup>	識別記号	庁内整理番号	, <b>F</b> I			技術表示	暂所	
H04L 7/03	3		H04L	7/02	1	В		
H03L 7/06			•	7/00	•	G		
H04L 7/00		9199-5K	2	25/40		С		
25/40				H 0 3 L 7/06		В		
			審査請求	未蘭求	請求項の数3	OL (全 5	頁)	
(21)出願番号	特願平7-58687		(71)出顧人	0000050	)49			
				シャー	プ株式会社			
(22)出願日	平成7年(1995)3月17日			大阪府	大阪市阿倍野区	長池町22番22号		
			(72)発明者	山内	<b>国</b> 浩			
					大阪市阿倍野区。 株式会社内	長池町22番22号	シ	
			(74)代理人		高野 明近			


# (54) 【発明の名称】 クロック抽出回路

## (57)【要約】

【目的】 従属同期方式のデータ伝送において、受信データに同期したクロックを速やかに、安定して出力する。

【構成】 受信データR、(R., R., I, …, R.) と位 【相制御部 1 5 から出力されるクロックT、(T.,

 $T_{n-1}$ , …,  $T_1$ ) とを位相比較器 12 においてクロック 毎に比較し、受信データ $R_1$  と出力クロック $T_1$  の位相差  $\delta_1$  ( $\delta_n$ ,  $\delta_{n-1}$ , …,  $\delta_1$ ) を出力し、この位相差 $\delta_1$  を位相差保持部 13 において複数保持する。位相差管理部 14 は、この保持した位相差 $\delta_1$  を用いて位相制御信号を出力し、位相制御部 15 は、この位相制御信号に従って出力クロック $T_1$  の位相を制御する。前記位相差管理部 14 は、前記保持された任意のN 個のクロック分の位相差 $\delta_1$  を用いて演算を施して、その演算条件を位相制御信号として、位相制御部 15 の出力クロック $T_1$  の位相を制御する。



1

#### 【特許請求の範囲】

【請求項 1 】 受信データR, (R, , R, , , …, R, ) と位相制御部から出力されるクロックT, (T, ,

 $T_{n-1}$ , …,  $T_1$ ) とをクロック毎に比較し、受信データ R, と出力クロックT, の位相差 $\delta$ , ( $\delta$ \_n,  $\delta$ \_n-1, …,  $\delta$ \_1) を出力する位相比較器と、前記位相差 $\delta$ , を複数保持する位相差保持部と、前記保持した位相差 $\delta$ , を用いて位相制御信号を出力する位相制御信号に従って出力クロックT, の位相を制御する位相制御部とを有する従属同期方式のデータ伝送回路において、前記位相差管理部は、前記保持された任意のN個のクロック分の位相差 $\delta$ 1, を用いて何らかの演算を施し、その演算条件を位相制御信号として、前記位相制御部の出力クロックT1, の位相を制御することを特徴とするクロック抽出回路。

【請求項2】 前記演算条件として、下記の式1を用いたことを特徴とする前記請求項1記載のクロック抽出回路。

【数1】

$$\delta_{i+1} = \frac{\sum_{j=1}^{N} \delta_{i}}{N} \cdots (\not \pm 1)$$

ここで、位相差が1 クロック期間より大きい時(360 度以上)、 $\delta_1 = \delta_{1-1}$  とする。 i は出力される順番、 $\delta_1$  はクロック $T_1$  における受信データ $R_1$  と出力クロック $T_1$  との位相差である。

【請求項3】 前記位相制御信号として、下記の式2を 用いたことを特徴とする前記請求項1記載のクロック抽 出回路。

【数2】

$$\delta_{i+1} = \frac{\sum_{i=1}^{N} (i * \delta_i)}{\sum_{i=1}^{N} i} \cdots (\vec{x} 2)$$

ここで、位相差が1 クロック期間より大きい時(360 度以上)、 $\delta_1 = \delta_{1-1}$  とする。 i は出力される順番、 $\delta_1$ はクロック $T_1$ における受信データ $R_1$ と出力クロック $T_1$ との位相差である。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、従属同期方式のデータ 伝送におけるクロック抽出回路に関するものである。 【0002】

【従来の技術】従来、従属同期方式のデータ伝送においては、受信装置(スレーブ装置)は、送信装置(マスタ装置)から伝送されたデータを受信するために、受信データから同期クロックを抽出してデータ受信を行う。 ここで、受信データに同期したクロックを抽出するため

に、ディジタルPLL(Phase-Locked Loop)回路を 使用することが多い。

【0003】図4は、ディジタルPLL回路の一例を説 明するための図で、周知のように、位相比較器1は受信 データの位相と出力クロックの位相を比較し、位相差を 出力する。出力された位相差は、位相差管理部2によっ て「位相進み」、「位相遅れ」が判断される。位相差カ ウンタ3は「位相進み」、「位相遅れ」の出力回数を計 数して累積する。位相制御部4は位相差カウンタ3のカ 10 ウンタ値が予め設定した値Kになったときに、出力クロ ックの位相を「進め」たり、「遅れ」らしたりして、受 信データに同期したクロックを出力する。追従時間及び 安定度は値Kで設定され、値Kが大きいほど、ノイズ及 びジッタ等に対して安定したクロックを抽出するが、大 き過ぎると同期外れが生じるということが一般に知られ ている。また、ISDN網の基本インタフェースに接続 する端末においても、前記と同様にディジタルPLL回 路が使用されている。

[0004]

【発明が解決しようとする課題】ISDN網の基本イン タフェースでは、伝送符号に100%デューティAMI (Alternate Mark Invention) 符号が採用されている。 図5は、この符号化則を説明するための図で、周知のよ うに、データ「0」を+の振幅、-の振幅の交互に対応 させて、データ「1」を振幅無しに対応させている。と のため、受信データに同期したクロックを抽出するため には、受信データにデータ「0」が含まれなくてはなら ない、データ「1」だけでは同期クロックを抽出できな い。そのため、ディジタルPLL回路を使用する場合 30 は、前記安定度を決める値Kの値を受信データ中にデー タ「O」が最も少ない場合を最悪値として値Kの値を決 めている。つまり、少ない「0」の数でも早く追従でき るようにKの値を小さく設定せざるを得なくなる。しか し、この値は追従時間は短いけれども、ノイズ、ジッタ 等に対する安定度は十分な値とはいえないという問題が ある。

【0005】本発明は、上述のごとき実情に鑑みてなされたもので、従属同期方式のデータ伝送において、特に、ISDN網の基本インタフェースにおいて、受信デ40 ータに同期したクロックを速やかに、安定して出力するクロック抽出回路を提供することを目的としてなされたものである。

[0006]

【課題を解決するための手段】本発明は、上記課題を解決するために、(1)受信データR、(R。、R。-1、…、R、)と位相制御部から出力されるクロックT、(T。、 $T_{n-1}$ 、…、 $T_1$ )とをクロック毎に比較し、受信データR、と出力クロックT、の位相差 $\delta$ 、( $\delta$ 。、 $\delta$ 。-1、…、 $\delta$ 1)を出力する位相比較器と、前記位相差 $\delta$ 1、を複数保持する位相差保持部と、前記保持した位相差 $\delta$ 3、を

2

用いて位相制御信号を出力する位相差管理部と、前記位 相差管理部から出力される位相制御信号に従って出力ク ロックT,の位相を制御する位相制御部とを有する従属 同期方式のデータ伝送回路において、前記位相差管理部 は、前記保持された任意のN個のクロック分の位相差る ,を用いて何らかの演算を施し、その演算条件を位相制 御信号として、前記位相制御部の出力クロックT,の位 相を制御することを特徴としたものであり、更には、

- (2) 前記演算条件として下記の(1)式を、また、
- (3)前記位相制御信号として、下記の(2)式を用い 10 ることを特徴とするものである。

[0007]

【数3】

$$\delta_{i+1} = \frac{\sum_{i=1}^{N} \delta_{i}}{N} \cdots (1)$$

$$\delta_{i+1} = \frac{\sum_{i=1}^{N} (i \cdot \delta_i)}{\sum_{i=1}^{N} i} \cdots (2)$$

[8000]

【作用】受信データR、(R<sub>0</sub>, R<sub>0-1</sub>, ···, R<sub>1</sub>)と位相 制御部から出力されるクロックT、(T。, T。-,, …, T<sub>1</sub>)とをクロック毎に比較し、受信データR<sub>4</sub>と出力ク ロック $T_1$ の位相差 $\delta_1$ ( $\delta_1$ ,  $\delta_{11}$ , …,  $\delta_1$ )を求 め、この位相差 8, を複数保持し、この保持された任意 のN個のクロック分の位相差&、を用いて何らかの演算 を施し、その演算条件を位相制御信号として、出力クロ 30 ックTiの位相を制御する。

[0009]

【実施例】図1は、本発明の一実施例を説明するための ブロック図で、同図は、ISDN網の基本インタフェー スに接続する端末に適応した場合の例を示す。図1にお いて、レシーバ11はISDN網からの受信データR。 (R<sub>n</sub>, R<sub>n-1</sub>, ···, R<sub>1</sub>) のAM I 符号を「0」, 「1」のディジタル信号に変換する。位相比較器12は 位相制御部15から出力されるクロック信号T,をクロ

ック毎に受信データR,と位相比較して、位相差δ,を出 40 力する。位相差保持部13は位相比較器12から出力さ れる位相差る、を保持するメモリ等の記憶装置である。 位相差管理部14は位相保持部13に保持された位相差 δ,を用いて何らかの演算を施して、位相を「進め る」、「遅らす」等の位相制御信号を出力するマイクロ コンピュータ、ディジタルシグナルプロセッサ、ハード ロジック等の演算処理装置である。位相制御部15は、 位相差管理部14からの位相制御信号に基づいて、基準 クロック16を用いて出力クロックT,の位相を制御す る。基準クロック16は、受信データと同期をとるため 50

と、位相比較器12において位相差8,をディジタル信 号として出力するためのサンプリングのためのクロック で、受信データの何分の1を取る、ここでは、受信デー タの40分の1のクロックである。

【0010】ISDN網からの受信AMI符号(図2 (a))は、レシーバ11において、図2(b)に示す ように、+の振動、-の振動信号は、「1」の受信ディ ジタル信号R、に変換され、OレベルのAMI信号は 「0」の受信ディジタル信号R、に変換される。次に、 位相比較器12において、前記受信ディジタル信号Rィ (図2(b))と位相制御部15から出力されるクロッ クT, との位相差δ, を、図3に示すように、-19~+ 20のディジタル値として、出力クロック毎に出力す る。つまり、一つの出力クロックT、(40基準クロッ ク)の期間、受信ディジタル信号を基準クロックでサン プリングすることによって、受信ディジタル信号Riの 立ち上がり位置を検出し、その出力クロック内での検出 位置を、図3に示すディジタル値(-19~-1,0, 1~20) に置き換えて、位相差8,として出力する。 20 との検出位置は、出力クロックの立ち上がりを起点と し、初期値を-19とする出力クロック期間の基準クロ ックのカウント値である。ととで、受信ディジタル信号 の立ち上がり位置が検出されない場合は、位相差る、を 一つ前の位相差、ことする。

【0011】前述のようにして、出力クロック毎に出力 された位相差る,は位相差保持部13に順次記憶され る。次いで、位相差管理部14において、前記記憶され た位相差列δを用いて何らかの演算(例えば、式

(1))を施し、新たに出力するクロックの位相位置を 決定するための位相制御信号を出力する。この場合、例 えば、新しい位相差データほど次に出力される位相差に 大きな影響を与えるから、式2に示すように、過去の位 相差に軽い重み付けを施し、新しい位相差に向かうに従 って重い重み付けを施して、それらの重み付け平均値を とる。つまり、T,,,の位相差を式2で予測し、何基準 クロック分出力クロックの位相を「進める」、「遅ら す」等の位相制御信号を出力する。次いで、位相差管理 部14で出力された位相制御信号に基づいて、出力クロ ックの位相を制御して、出力クロックを出力する。上述 の一連の処理によって、受信データに同期したクロック を速やかに、安定して出力することが可能となる。

[0012]

【数4】

$$\delta_{i+1} = \frac{\sum_{i=1}^{N} \delta_{i}}{N} \qquad \cdots \quad (1)$$

$$\delta_{i+1} = \frac{\sum_{i=1}^{N} i \cdot \delta_{i}}{\sum_{i=1}^{N} i} \cdots (2)$$

### [0013]

【発明の効果】以上に説明したように、本発明によれば、過去の位相差データを保持し、その位相差データに何らかの演算処理を施し、新たに出力するクロックの位相を予測するようにしたので、受信データに同期したクロックを速やかに、安定して、出力することが可能とな\*

\*る。

(4)

【図面の簡単な説明】

【図1】本発明の一実施例を説明するための電気回路図である。

6

【図2】AMI符号からディジタル信号への変換例を説明するための図である。


【図3】位相差データ8の出力例を示す図である。

【図4】ディジタルPLL回路の構成図である。

【図5】100%デューティのAMI符号の符号化則を

## 10 説明するための図である。 (符号の説明)

1…位相比較器、2…位相差管理部、3…位相差カウンタ、4…位相制御部、11…レシーバ、12…位相比較器、13…位相差保持部、14…位相差管理部、15…位相制御部、16…基準クロック。



【図2】 [図4] 2 受信 位相進み 位相差 (b) 支信デ-f 位相 位相差 位相差 位相遅れ AMI符号からディジタル信号への変換例 管理部 比較器 カウンタ カウント値 出カ クロック 位相 ·K 制御部 ディジタルPLL回路の構成図

【図3】

